# 日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されてる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed this Office.

出願年月日 Pate of Application:

1999年 2月24日

10.00平 2月24日

plication Number: 平成11年特許願第045776号

願 人 Aicant (s):

株式会社半導体エネルギー研究所

CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 1月 7日

特許庁長官 Commissioner, Patent Office 近藤隆



# 特平11-045776

【書類名】

【整理番号】 P004103-01

【提出日】 平成11年 2月24日

特許願

【あて先】 特許庁長官 殿

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 山崎 舜平

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 小山 潤

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

### 【書類名】 明細書

【発明の名称】 液晶表示装置

#### 【特許請求の範囲】

#### 【請求項1】

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライ バと、

を有する液晶表示装置であって、

外部から入力されるmビットデジタルビデオデータのうち、上位nビットを階調電圧の情報として、かつ下位(m-n)ビットを時間階調の情報として用い、m、nは共に2以上の正数、かつm>nであることを特徴とする液晶表示装置。

### 【請求項2】

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライ バと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

2<sup>m-n</sup>個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行うことを特徴とする液晶表示装置。

#### 【請求項3】

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換し、/ 前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

 $2^{m-n}$ 個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行い、( $2^{m}$ - ( $2^{m-n}$ - 1))通りの階調表示を得ることを特徴とする液晶表示装置。

## 【請求項4】

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

を有する液晶表示装置であって、

外部から入力されるmビットデジタルビデオデータのうち、上位nビットを階 調電圧の情報として、かつ下位(m-n)ビットを時間階調の情報として用い( m、nは共に2以上の正数、m>n)、

前記ソースドライバは、前記nビットデジタルビデオデータをアナログ階調電 圧に変換するD/A変換回路を有していることを特徴とする液晶表示装置。

# 【請求項5】

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

前記ソースドライバは、前記nビットデジタルビデオデータをアナログ階調電 圧に変換するD/A変換回路を有しており、

2<sup>m-n</sup>個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行うことを特徴とする液晶表示装置。

#### 【請求項6】

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライ バと、 外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

前記ソースドライバは、前記nビットデジタルビデオデータをアナログ階調電 圧に変換するD/A変換回路を有しており、

 $2^{m-n}$ 個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行い、( $2^{m-n}$ ( $2^{m-n}$ 1))通りの階調表示を得ることを特徴とする液晶表示装置。

#### 【請求項7】

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライ バと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換する回路と(m、nは共に2以上の正数、m>n)、

前記nビットデジタルビデオデータをアナログビデオデータに変換し、前記ソースドライバに入力するするD/A変換回路と、

を有する液晶表示装置であって、

2<sup>m-n</sup>個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行うことを特徴とする液晶表示装置。

#### 【請求項8】

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換する回路と(m、nは共に2以上の正数、m>n)、

前記nビットデジタルビデオデータをアナログビデオデータに変換し、前記ソ

-スドライバに入力するするD/A変換回路と、

を有する液晶表示装置であって、

 $2^{m-n}$ 個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行い、( $2^{m-n}$  -1))通りの階調表示を得ることを特徴とする液晶表示装置。

#### 【請求項9】

前記mは8、前記nは2であることを特徴とする請求項1乃至8のいずれか一 に記載の液晶表示装置。

## 【請求項10】

前記mは12、前記nは4であることを特徴とする請求項1乃至8のいずれか 一に記載の液晶表示装置。

### 【請求項11】

前記液晶表示装置には、無しきい値反強誘電性混合液晶が用いられることを特 徴とする請求項1乃至10のいずれか一に記載の液晶表示装置。

#### 【請求項12】

請求項1乃至11のいずれか一に記載の液晶表示装置を3個備えたリアプロジェクター。

#### 【請求項13】

請求項1乃至11のいずれか一に記載の液晶表示装置を3個備えたフロントプロジェクター。

#### 【請求項14】

請求項1乃至11のいずれか一に記載の液晶表示装置を1個備えた単板式リア プロジェクター。

## 【請求項15】

請求項1乃至11のいずれか一に記載の液晶表示装置を2備えたゴーグル型ディスプレイ。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

[0002]

本発明は、液晶表示装置に関する。特に、階調電圧と時間階調との両方によって階調表示を行う液晶表示装置に関する。

[0003]

【従来の技術】

[0004]

最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。

[0005]

アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十~数百万個もの画素領域にそれぞれ画素TFTが配置され、各画素TFTに接続された画素電極に出入りする電荷を画素TFTのスイッチング機能により制御するものである。

[0006]

近年、画像の髙精細化、髙解像度化とともに、望ましくはフルカラー表示が行 える多階調表示が求められている。

[0007]

また、アクティブマトリクス型液晶表示装置の中でも、表示装置の高精細化、 高解像度化に伴い、高速駆動が可能なデジタル駆動方式のアクティブマトリクス 型液晶表示装置が注目されてきている。

[0008]

【発明が解決しようとする課題】

[0009]

デジタル駆動方式のアクティブマトリクス型液晶表示装置には、外部から入力 されるデジタルビデオデータをアナログデータ(階調電圧)に変換するD/A変 換回路(DAC)が必要である。D/A変換回路には、様々な種類のものが存在 する。

[0010]

アクティブマトリクス型液晶表示装置の多階調表示能力は、このD/A変換回路の能力、つまりD/A変換回路が何ビットのデジタルビデオデータをアナログデータに変換することができるかに依存している。例えば、一般的に、2ビットのデジタルビデオデータを処理するD/A変換回路を有する液晶表示装置であれば、 $2^2 = 4$  階調表示を行うことができ、8ビットならば $2^8 = 256$  階調表示を行うことができ、またnビットならば $2^n$ 階調表示を行うことができる。

[0011]

しかし、D/A変換回路の能力を上げるためには、D/A変換回路の回路構成が複雑になり、かつレイアウト面積が大きくなる。最近では、D/A変換回路をアクティブマトリクス回路と同一基板上にポリシリコンTFTによって形成する液晶表示装置が報告されてきている。しかし、この場合、D/A変換回路の回路構成が複雑になると、D/A変換回路の歩留まりが低下し、液晶表示装置の歩留まりも低下してしまう。また、D/A変換回路のレイアウト面積が大きくなると、小型の液晶表示装置を実現することが困難になる。

[0012]

【課題を解決するための手段】

[0013]

そこで、本発明は上述の問題に鑑みてなされたものであり、多階調の表示を実現することのできる液晶表示装置を提供するものである。

[0014]

まず、図1を参照する。図1には、本発明の液晶表示装置の概略構成図が示されている。101はデジタルドライバを有する液晶パネルである。101-1はソースドライバであり、101-2および101-3はゲートドライバであり、101-4は複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路である。ソースドライバ101-1およびゲートドライバ101-2ならびに101-3は、アクティブマトリクス回路を駆動する。102はデジタルビデオデータ時間階調処理回路である。

[0015]

デジタルビデオデータ時間階調処理回路102は、外部から入力されるmビッ

トデジタルビデオデータのうちnビットのデジタルビデオデータを、nビットの 階調電圧の為のデジタルビデオデータに変換する。mビットのデジタルビデオデ ータのうち下位(m-n)ビットの階調情報は、時間階調によって表現される。

[0016]

デジタルビデオデータ時間階調処理回路102によって変換された n ビットデジタルビデオデータは、液晶パネル101に入力される。液晶パネル101に入力された n ビットデジタルビデオデータは、ソースドライバに入力され、ソースドライバ内のD/A変換回路でアナログ階調データに変換され、各ソース信号線に供給される。

[0017]

次に、本発明の液晶表示装置の別の例を図2に示す。図2において、201は アナログドライバを有する液晶パネルである。201-1はソースドライバであ り、201-2および201-3はゲートドライバであり、201-4は複数の 画素TFTがマトリクス状に配置されたアクティブマトリクス回路である。ソー スドライバ101-1およびゲートドライバ101-2ならびに101-3は、 アクティブマトリクス回路を駆動する。202はA/D変換回路であり、外部か ら供給されるアナログビデオデータをmビットデジタルビデオデータに変換する 。203はデジタルビデオデータ時間階調処理回路である。デジタルビデオデー タ時間階調処理回路203は、入力されるmビットデジタルビデオデータのうち nビットのデジタルビデオデータを、nビットの階調電圧の為のデジタルビデオ データに変換する。入力されるmビットのデジタルビデオデータのうち下位(m n)ビットの階調情報は、時間階調によって表現される。デジタルビデオデー タ時間階調処理回路203によって変換されたnビットデジタルビデオデータは 、D/A変換回路204に入力され、アナログビデオデータに変換される。D/ A変換回路204によって変換されたアナログビデオデータは、液晶パネル20 1に入力される。液晶パネル201に入力されたアナログビデオデータは、ソー スドライバに入力され、ソースドライバ内のサンプリング回路によってサンプリ ングされ、各ソース信号線に供給される。

[0018]

なお、本発明の液晶表示装置の動作の詳細について実施形態を用いて後述する ことにする。

[0019]

以下に本発明の構成を述べる。

[0020]

本発明によると、

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

を有する液晶表示装置であって、

外部から入力されるmビットデジタルビデオデータのうち、上位nビットを階調電圧の情報として、かつ下位(m-n)ビットを時間階調の情報として用い、m、nは共に2以上の正数、かつm>nであることを特徴とする液晶表示装置が提供される。。

[0021]

また、本発明によると、

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

2<sup>m-n</sup>個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行うことを特徴とする液晶表示装置が提供される。

[0022]

また、本発明によると、

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライ バと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

 $2^{m-n}$ 個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行い、( $2^{m}$ - ( $2^{m-n}$ - 1))通りの階調表示を得ることを特徴とする液晶表示装置が提供される。

[0023]

また、本発明によると、

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライ バと、

を有する液晶表示装置であって、

外部から入力されるmビットデジタルビデオデータのうち、上位nビットを階調電圧の情報として、かつ下位(m-n)ビットを時間階調の情報として用い(m、nは共に2以上の正数、m>n)、

前記ソースドライバは、前記nビットデジタルビデオデータをアナログ階調電 圧に変換するD/A変換回路を有していることを特徴とする液晶表示装置が提供 される。

[0024]

また、本発明によると、

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

前記ソースドライバは、前記nビットデジタルビデオデータをアナログ階調電 圧に変換するD/A変換回路を有しており、

2<sup>m-n</sup>個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行うことを特徴とする液晶表示装置が提供される。

[0025]

また、本発明によると、

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

前記ソースドライバは、前記nビットデジタルビデオデータをアナログ階調電 圧に変換するD/A変換回路を有しており、

 $2^{m-n}$ 個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行い、( $2^{m-n}$ -1))通りの階調表示を得ることを特徴とする液晶表示装置が提供される。

[0026]

また、本発明によると、

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換する回路と(m、nは共に2以上の正数、m>n)、

前記nビットデジタルビデオデータをアナログビデオデータに変換し、前記ソースドライバに入力するするD/A変換回路と、

を有する液晶表示装置であって、

2<sup>m-n</sup>個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行うことを特徴とする液晶表示装置が提供される。

[0027]

また、本発明によると、

複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、

外部から入力されるmビットデジタルビデオデータを階調電圧のためのnビットデジタルビデオデータに変換する回路と(m、nは共に2以上の正数、m>n)、

前記nビットデジタルビデオデータをアナログビデオデータに変換し、前記ソースドライバに入力するするD/A変換回路と、

を有する液晶表示装置であって、

 $2^{m-n}$ 個のサブフレームによって1フレームの映像を形成することによって時間階調表示を行い、( $2^{m}$ - ( $2^{m-n}$ - 1))通りの階調表示を得ることを特徴とする液晶表示装置が提供される。

[0028]

前記mは8、前記nは2であってもよい。

[0029]

前記mは12、前記nは4であってもよい。

.. [0030]

前記液晶表示装置には、無しきい値反強誘電性混合液晶が用いられるようにしてもい。

[0031]

【発明の実施の形態】

[0032]

以下に本発明の液晶表示装置を実施形態をもって説明する。ただし、本発明の 液晶表示装置は、以下の実施形態に限定されるわけではない。

[0033]

# (実施形態1)

[0034]

本実施形態の液晶表示装置の概略構成図を図3に示す。本実施形態においては、説明の簡略のため、外部から4ビットデジタルビデオデータが供給される液晶表示装置を例にとる。

[0035]

301はデジタルドライバを有する液晶パネルである。301-1はソースドライバであり、301-2および301-3はゲートドライバであり、301-4は複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路である。

[0036]

デジタルビデオデータ時間階調処理回路302は、外部から入力される4ビットデジタルビデオデータのうち上位2ビットのデジタルビデオデータを、2ビットの階調電圧の為のデジタルビデオデータに変換する。4ビットのデジタルビデオデータのうち下位2ビットの階調情報は、時間階調によって表現される。

[0037]

デジタルビデオデータ時間階調処理回路102によって変換された上位2ビットデジタルビデオデータは、液晶パネル301に入力される。液晶パネル301に入力された2ビットデジタルビデオデータは、ソースドライバに入力され、ソースドライバ内のD/A変換回路(図示せず)でアナログ階調データに変換され、各ソース信号線に供給される。なお、本実施形態の液晶パネルに内蔵されるD/A変換回路は、2ビットのデジタルビデオデータをアナログ階調電圧に変換する。

[0038]

ここで、本実施形態の液晶表示装置の液晶パネル301の回路回路構成、特に アクティブマトリクス回路301-4について、図4を用いて説明する。

[0039]

アクティブマトリクス回路 301-4 は、 $(x \times y)$  個の画素を有している。 それぞれの画素には、説明の便宜上、P1,1、P2,1、・・・、Py,x等の符号が 付けられている。また、それぞれの画素は、画素TFT301-4-1、保持容量301-4-3を有している。また、ソースドライバ301-1、ゲートドライバ301-2ならびに301-3、およびアクティブマトリクス回路301-4が形成されているアクティブマトリクス基板と対向基板との間には、液晶が挟まれている。液晶3006は、各画素に対応する液晶を模式的に示したものである。

#### [0040]

本実施形態のデジタルドライバ液晶パネルは、1ライン分の画素(例えば、P1,1、P1,2、・・・、P1,x)を同時に駆動する、いわゆる線順次駆動を行う。言い換えると、1ライン分の画素に同時にアナログ階調電圧を書き込む。全ての画素(P1,1~Py,x)にアナログ階調電圧を書き込むのに要する時間を1フレーム期間(Tf)と呼ぶことにする。また、1フレーム期間(Tf)を4分割した期間をサブフレーム期間(Tsf)と呼ぶことにする。さらに、1ライン分の画素(例えば、P1,1、P1,2、・・・、P1,x)にアナログ階調電圧を書き込むのに要する時間を1ライン期間(Tsf)と呼ぶことにする。

## [0041]

本実施形態の液晶表示装置の階調表示について説明する。本実施形態の液晶表示装置に外部から供給されるデジタルビデオデータは、4ビットであり、16階調の情報を有している。ここで、図5を参照する。図5には、本実施形態の液晶表示装置の階調表示レベルが示されている。電圧レベルVLはD/A変換回路に入力される最低の電圧レベルであり、また、電圧レベルVHはD/A変換回路に入力される最高の電圧レベルである。

#### [0042]

本実施形態においては、4階調の電圧レベルを実現するために、電圧レベルV Hと電圧レベルVLとの間をほぼ等電圧レベルに分割し、その電圧レベルのステップを $\alpha$ とした。なお、 $\alpha$  = (VH-VL) /4である。よって、本実施形態のD/A変換回路が出力する階調電圧レベルは、デジタルビデオデータのアドレスが(00)の時はVLとなり、デジタルビデオデータのアドレスが(01)の時はVL+ $\alpha$ となり、デジタルビデオデータのアドレスが(10)の時はVL+ $\alpha$ とな

り、デジタルビデオデータのアドレスが(11)の時はVL+3αとなる。

[0043]

本実施形態のD/A変換回路が出力できる階調電圧レベルは、上述の様にVL、VL+α、VL+2α、およびVL+3αの4通りである。そこで、本発明においては、時間階調表示を組合わせることによって、液晶表示装置の階調表示レベルの数を上げることができる。本実施形態においては、4ビットデジタルビデオデータのうちの2ビット分の情報を時間階調表示にもちいることによって、電圧レベルのステップαをほぼ4等分した階調電圧レベルに相当する階調表示レベルを実現することができる。つまり、本実施例の液晶表示装置は、VL、VL+α/4、VL+2α/4、VL+3α/4、VL+α、VL+5α/4、VL+6α/4、VL+7α/4、VL+3α/4、VL+9α/4、VL+10α/4、VL+11α/4、VL+3αの階調電圧レベルに相当する階調表示レベルを実現することができる。

[0044]

ここで、外部から入力される4ビットデジタルビデオデータアドレスと、時間 階調処理後デジタルビデオデータアドレスおよびそれに対応する階調電圧レベル と、時間階調を組み合わせた階調表示レベルとの対応を下記の表1に示す。

[0045]

# 【表1】

デッタルピデオ データアトレス		時間階調	処理後 デオデータ アト	・レス (階)	調電圧)	時間階調を組み合わせた
上位	下位	1st Tsfl	2nd Tsfl	3rd Tsfl	4th Tsfl	階調表示レベル
00	00	00 (VL)	00 (VL)	00 (V <sub>L</sub> )	00 (VL)	VL
	01	00 (VL)	00 (VL)	00 (VL)	01 (V <sub>L+α</sub> )	VL+α/4
	10	00 (VL)	00 (VL)	01 (VL+α)	01 (VL+α)	VL+2α/4
	11	00 (VL)	01 (VL+α)	01 (VL+α)	01 (VL+α)	VL+3α/4
01	00	01 (VL+α)	01 (VL+α)	01 (VL+α)	01 (VL+α)	VL+α
	01	01 (VL+α)	01 (VL+α)	01 (VL+α)	10 (VL+2α)	VL+5α/4
	10	01 (VL+α)	01 (VL+α)	10 (VL+2α)	10 (VL+2α)	VL+6α/4
	11	01 (VL+α)	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	VL+7α/4
10	00	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	VL+2α
	01	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	11 (VL+3α)	VL+9α/4
	10	10 (VL+2α)	10.(VL+2α)	11 (VL+3α)	11 (VL+3α)	VL+10α/4
	11	10 (VL+2α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+11α/4
11	00	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3 α
	01	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3α
	10	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3α
	11	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3 α

# [0046]

本実施形態の液晶表示装置は、1フレーム期間Tfを4つのサブフレーム期間 (1st Tsf、2nd Tsf、3rd Tsf、および4th Tsf) に分割して表示を行っている。さらに、本実施形態の液晶表示装置は、線順次駆動を行うので、各画素は1ライン期間 (Tsfl) の間、階調電圧が書き込まれる。よって、各サブフレーム

期間(1st Tsf、2nd Tsf、3rd Tsf、および4th Tsf)に対応する各サブフレームライン期間(1st Tsfl、2nd Tsfl、3rd Tsfl、および4th Tsfl)に、時間階調処理後の2ビットデジタルビデオデータのアドレスがD/A変換回路に入力され、D/A変換回路から階調電圧が出力される。4つのサブフレームライン期間(1st Tsfl、2nd Tsfl、3rd Tsfl、および4th Tsfl)に書き込まれる階調電圧によって4回のサブフレームの表示が高速に行われ、結果として1フレームの階調表示は、各サブフレームライン期間の階調電圧レベルの総和を時間平均したものになる。

[0047]

なお、表1に示すように、本実施例においては、4ビットデジタルビデオデータのアドレスが(1100)~(1111)までは同じ階調電圧レベル(VL+3  $\alpha$ )が出力される。

[0048]

よって、本実施形態の液晶表示装置においては、2ビットデジタルビデオデータを扱うD/A変換回路をした場合でも、 $2^4$ -3=13階調の階調レベルの表示を行うことができる。

[0049]

図6には、本実施例の液晶表示装置の駆動タイミングチャートが示されている。図6には、画素P1,1~画素Py,1が例にとって示されている。

[0050]

画素 P1,1を例にとって説明すると、画素 P1,1には、各サブフレームライン期間 (1st Tsfl、2nd Tsfl、3rd Tsfl、および4th Tsfl) に、デジタルビデオデータ1,1-1、1,1-2、1,1-3、および1,1-4が書き込まれる。これらのデジタルビデオデータ1,1-1、1,1-2、1,1-3、および1,1-4は、4 ビットのデジタルビデオデータ1,1を時間階調処理した 2 ビットデジタルビデオデータである。

[0051]

このような動作が、全ての画素について行われる。

[0052]

ここで、図7を参照する。図7は、ある画素(例えば、画素P1,1)に書き込

まれる階調電圧レベルと、サブフレーム期間およびフレーム期間との関係を示したものである。

[0053]

まず、1フレーム期間目に着目すると、第1のサブフレームライン期間(1st Tsfl)にはVL+ $\alpha$ の階調電圧が書き込まれ、第1のサブフレーム期間(1st Tsf)には階調電圧VL+ $\alpha$ に対応した画像が表示される。次に、第2のサブフレームライン期間(2nd Tsfl)にはVL+2  $\alpha$ の階調電圧が書き込まれ、第2のサブフレーム期間(2nd Tsf)には階調電圧VL+2  $\alpha$ に対応した画像が表示される。次に、第3のサブフレームライン期間(3rd Tsfl)にはVL+2  $\alpha$ の階調電圧VL+2  $\alpha$ 0階調電圧VL+2  $\alpha$ 0階調電圧VL+2  $\alpha$ 1 には下まず)には下まずのではいる。次に、第30サブフレーム期間(3rd Tsf)には下まました画像が表示される。次に、第40サブフレームライン期間(3th Tsfl)にはVL+30でではいる。次に、第30のサブフレームカーの下ます。

[0054]

次に、27レーム期間目に着目すると、第1のサブフレームライン期間(1st Tsfl)にはVL+ $2\alpha$ の階調電圧が書き込まれ、第1のサブフレーム期間(1st Tsf)には階調電圧VL+ $2\alpha$ に対応した画像が表示される。次に、第2のサブフレームライン期間(2nd Tsfl)にはVL+ $2\alpha$ の階調電圧が書き込まれ、第2のサブフレーム期間(2nd Tsf)には階調電圧VL+ $2\alpha$ に対応した画像が表示される。次に、第3のサブフレームライン期間(3rd Tsfl)にはVL+ $3\alpha$ の階調電圧が書き込まれ、第3のサブフレーム期間(3rd Tsfl)には階調電圧VL+ $3\alpha$ に対応した画像が表示される。次に、第4のサブフレームライン期間(4th Tsfl)にはVL+ $3\alpha$ の階調電圧が書き込まれ、第4のサブフレーム期間(4th Tsfl)にはWL+ $3\alpha$ の階調電圧が書き込まれ、第4のサブフレーム期間(4th Tsf)には階調電圧VL+ $3\alpha$ に対応した画像が表示される。よって、2フレーム目の階調表示レベルは、VL+10 $\alpha$ /40階調電圧レベルに対応した階調表示となる。

[0055]

このように、13通りの階調表示が行われることが理解される。

[0056]

なお、本実施例においては、4階調の電圧レベルを実現するために、電圧レベルVHと電圧レベルVLとの間をほぼ等電圧レベルに分割し、その電圧レベルのステップをαとしたが、電圧レベルVHと電圧レベルVLとの間を等電圧レベルに分割せず任意に設定した場合でも、本発明の効果はある。

[0057]

また、本実施例においては、各サブフレームライン期間に書き込まれる階調電 圧レベルを表1のように設定したが、下記の表2に示す様にしてもよい。

[0058]

# 【表2】

デジタルビデオ データアトレス		時間階調デジタルビ	時間階調を			
上位	下位	1st Tsfl	2nd Tsfl	3rd Tsfl	4th Tsfl	組み合わせた 階調表示レベル
00	00	00 (VL)	00 (VL)	00 (VL)	00 (VL)	VL
	01	01 (VL+α)	00 (VL)	00 (VL)	00 (VL)	VL+α/4
	10	01 (VL+α)	01 (VL+α)	00 (VL)	00 (VL)	VL+2α/4
	11	01 (VL+α)	01 (VL+α)	01 (VL+α)	00 (VL)	VL+3α/4
01	00	01 (VL+α)	01 (VL+α)	01 (VL+α)	01 (VL+α)	VL+α
	01	10 (VL+2α)	01 (VL+α)	01 (VL+α)	01 (VL+α)	VL+5α/4
	10	10 (VL+2α)	10 (VL+2α)	01 (VL+α)	01 (VL+α)	VL+6α/4
	11	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	01 (VL+α)	VL+7α/4
10	00	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	VL+2 α
	01	11 (VL+3α)	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	VL+9α/4
	10	11 (VL+3α)	11 (VL+3α)	10 (VL+2α)	10 (VL+2α)	VL+10α/4
	11	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	10 (VL+2α)	VL+11 α /4
11	00	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3α
	01	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3 α
	10	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3 α
	11	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3 α

[0059]

また、各サブフレームライン期間 (1st Tsfl、2nd Tsfl、3rd Tsfl、および4th Tsfl) に書き込まれるデジタルビデオデータのアドレス (または階調電圧レベル) は、表1または表2以外の組合わせによっても設定され得る。

[0060]

また、本実施例においては、外部から入力される4ビットデジタルビデオデータのうち上位2ビットのデジタルビデオデータを、2ビットの階調電圧の為のデジタルビデオデータに変換し、4ビットのデジタルビデオデータのうち下位2ビットの階調情報は、時間階調によって表現されるようにした。ここで、一般に、外部からmビットのデジタルビデオデータが時間階調処理回路によって、上位nビットデジタルビデオデータが、階調電圧の為のデジタルビデオデータに変換され、下位(m-n)ビットの階調情報は、時間階調によって表現される場合を考える。なお、m、nは共に2以上の整数であり、m>nとする。

[0061]

この場合、フレーム期間(Tf)とサブフレーム期間(Tsf)との関係は、

 $Tf = 2^{m-n} \cdot Tsf$ 

となり、 $(2^{m}-(2^{m-n}-1))$ 通りの階調表示を行うことができる。

[0062]

なお、m=12およびn=4でもよい。

[0063]

(実施形態2)

[0064]

本実施形態においては、8ビットデジタルビデオデータが入力される液晶表示装置について説明する。図8を参照する。図8には、本実施例の液晶表示装置の概略構成図が示されている。801はデジタルドライバを有する液晶表示装置である。801-1ならびに801-2はソースドライバであり、801-3はゲートドライバであり、801-4は複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路であり、801-5はデジタルビデオデータ時間階調処理回路である。

[0065]

デジタルビデオデータ時間階調処理回路801-5は、外部から入力される8 ビットデジタルビデオデータのうち6ビットのデジタルビデオデータを、6ビットの階調電圧の為のデジタルビデオデータに変換する。8ビットのデジタルビデオデータのうち2ビットの階調情報は、時間階調によって表現される。 [0066]

デジタルビデオデータ時間階調処理回路801-5によって変換された6ビットデジタルビデオデータは、ソースドライバ801-1および801-2に入力され、ソースドライバ内のD/A変換回路(図示せず)でアナログ階調電圧に変換され、各ソース信号線に供給される。なお、本実施形態の液晶表示装置に内蔵されるD/A変換回路は、6ビットのデジタルビデオデータをアナログ階調電圧に変換する。

[0067]

なお、本実施形態の液晶表示装置においては、ソースドライバ801-1ならびに801-2、ゲートドライバ801-3、アクティブマトリクス回路801-4、およびデジタルビデオデータ時間階調処理回路801-5が同一基板上に一体形成されている。

[0068]

ここで、図9を参照する。図9には、本実施形態の液晶表示装置の回路構成がより詳しく示されている。ソースドライバ801-1は、シフトレジスタ回路801-1-1、ラッチ回路1(801-1-2)、ラッチ回路2(801-1-3)、D/A変換回路(801-1-4)を有している。その他、バッファ回路やレベルシフタ回路(いずれも図示せず)を有している。また、説明の便宜上、D/A変換回路801-1-4にはレベルシフタ回路が含まれている。

[0069]

ソースドライバ801-2は、ソースドライバ801-1と同じ構成を有する。なお、ソースドライバ801-1は、奇数番目のソース信号線に画像信号(階調電圧)を供給し、ソースドライバは、偶数番目のソース信号線に画像信号を供給するようになっている。

[0070]

なお、本実施例のアクティブマトリクス型液晶表示装置においては、回路レイアウトの都合上、アクティブマトリクス回路の上下を挟むように2つのソースドライバ801-1および801-2を設けたが、回路レイアウト上、可能であれば、ソースドライバを1つだけ設けるようにしても良い。

[0071]

また、801-3はゲートドライバであり、シフトレジスタ回路、バッファ回路、レベルシフタ回路等(いずれも図示せず)を有している。

[0072]

アクティブマトリクス回路 8 0 1 - 4 は、1 9 2 0 × 1 0 8 0 (横×縦)の画素を有している。各画素の構成は、上記実施形態 1 で説明したものと同様である

[0073]

本実施形態の液晶表示装置は、6ビットデジタルビデオデータを扱うD/A変換回路801-1-4を有している。また、外部から供給される8ビットデジタルビデオデータのうち下位2ビット分の情報を時間階調を行うために用いる。なお、時間階調については、上述の実施形態1と同様である。

[0074]

よって、本実施形態の液晶表示装置は、 $2^8 - 3 = 253$  通りの階調表示を行うことができる。

[0075]

(実施形態3)

[0076]

1001はアナログドライバを有する液晶パネルである。1001-1はソースドライバであり、1001-2および1001-3はゲートドライバであり、1001-4は複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路である。

[0077]

デジタルビデオデータ時間階調処理回路1002は、外部から入力される4ビットデジタルビデオデータのうち上位2ビットのデジタルビデオデータを、2ビットの階調電圧の為のデジタルビデオデータに変換する。4ビットのデジタルビデオデータのうち下位2ビットの階調情報は、時間階調によって表現される。

[0078]

デジタルビデオデータ時間階調処理回路1002によって変換された上位2ビ

ットデジタルビデオデータは、D/A変換回路1003に入力され、アナログビデオデータに変換される。おして、このアナログビデオデータは、液晶パネル1001に入力される。

[0079]

ここで、本実施形態の液晶表示装置の液晶パネル1001の回路回路構成、特にアクティブマトリクス回路1001-4について、図11を用いて説明する。

[0080]

アクティブマトリクス回路1001-4は、(x×y)個の画素を有している。それぞれの画素には、説明の便宜上、P1,1、P2,1、・・・、Py,x等の符号が付けられている。また、それぞれの画素は、画素TFT1001-4-1、保持容量1001-4-3を有している。また、ソースドライバ1001-1、ゲートドライバ1001-2ならびに1001-3、およびアクティブマトリクス回路1001-4が形成されているアクティブマトリクス基板と対向基板との間には、液晶が挟まれている。液晶1001-42は、各画素に対応する液晶を模式的に示したものである。

[0081]

本実施形態のアナログドライバ液晶パネルは、1つの画素を順に駆動する、いわゆる点順次駆動を行う。全ての画素 (P1,1~Py,x) にアナログ階調電圧を書き込むのに要する時間を1フレーム期間 (Tf) と呼ぶことにする。また、1フレーム期間 (Tf) を4分割した期間をサブフレーム期間 (Tsf) と呼ぶことにする。さらに、1つ分の画素 (例えば、P1,1、P1,2、・・・、P1,x) にアナログ階調電圧を書き込むのに要する時間を1サブフレームドット期間 (Tsfl) と呼ぶことにする。

[0082]

本実施形態の液晶表示装置の階調表示について説明する。本実施形態の液晶表示装置に外部から供給されるデジタルビデオデータは、4ビットであり、16階調の情報を有している。なお、本実施例の液晶表示装置の階調表示レベルは、図5に示したものと同様であるので、図5を参照する。

[0083]

図12には、本実施例の液晶表示装置の駆動タイミングチャートが示されている。図12には、画素 P1,1、P1,2、P1,3、および画素 Py,xが例にとって示されている。

[0084]

画素 P1,1を例にとって説明すると、画素 P1,1には、各サブフレームドット期間 (1st Tsfd、2nd Tsfd、3rd Tsfd、および4th Tsfd) に、デジタルビデオデータ1,1-1、1,1-2、1,1-3、および1,1-4が書き込まれる。これらのデジタルビデオデータ1,1-1、1,1-2、1,1-3、および1,1-4は、4 ビットのデジタルビデオデータ1,1を時間階調処理した 2 ビットデジタルビデオデータをアナログ変換したアナログビデオデータである。

[0085]

このような動作が、全ての画素について行われる。

[0086]

よって、本実施形態の液晶表示装置においても、上述の実施形態1と同様、1 3階調の階調表示が行える。

[0087]

なお、本実施形態の液晶表示装置に外部からアナログビデオデータが入力される場合には、入力されるアナログビデオデータをデジタルビデオデータ変換し、 デジタルビデオデータ時間階調処理回路 1 0 0 2 に入力するようにすれば良い。

[0088]

また、本実施形態においても、一般に、外部からmビットのデジタルビデオデータが時間階調処理回路によって、上位nビットデジタルビデオデータが、階調電圧の為のデジタルビデオデータに変換され、下位(m-n)ビットの階調情報は、時間階調によって表現される場合を考える。なお、m、nは共に2以上の整数であり、m>nとする。

[0089]

この場合、フレーム期間(Tf)とサブフレーム期間(Tsf)との関係は、

 $Tf = 2^{m-n} \cdot Tsf$ 

となり、( $2^{m}$ - ( $2^{m-n}$ - 1))通りの階調表示を行うことができる。

[0090]

(実施形態4)

[0091]

本実施形態では、上述の実施形態1~3で説明した本発明の液晶表示装置(または液晶パネル)の作製工程例を以下に説明する。本実施形態では、絶縁表面を有する基板上に複数のTFTを形成し、アクティブマトリクス回路、ソースドライバ、ゲートドライバ、および他の周辺回路等を同一基板上に形成する例を図13~図16に示す。なお、以下の例では、アクティブマトリクス回路の1つの画素TFTと、他の回路(ソースドライバ、ゲイトドライバ、および他の周辺回路)の基本回路であるCMOS回路とが同時に形成される様子を示す。また、以下の例では、CMOS回路においてはPチャネル型TFTとNチャネル型TFTとがそれぞれ1つのゲイト電極を備えている場合について、その作製工程を説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたTFTによるCMOS回路をも同様に作製することができる。また、以下の例では、画素TFTはダブルゲイトのNチャネル型TFTである、シングルゲイト、トリプルゲイト等のTFTとしてもよい。また、上記実施形態2の液晶表示装置の様に、デジタルビデオデータ時間階調処理回路を同時に形成する様にしても良い

[0092]

図13(A)を参照する。まず、絶縁表面を有する基板として石英基板5001を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。石英基板上に一旦非晶質シリコン膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。次に、下地膜5001を形成する。本実施形態では、下地膜5001には酸化シリコン(SiO<sub>2</sub>)が用いられた。次に、非晶質シリコン膜5003を形成する。非晶質シリコン膜5003は、最終的な膜厚(熱酸化後の膜減りを考慮した膜厚)が10~75nm(好ましくは15~45nm)となる様に調節する。

[0093]

なお、非晶質シリコン膜 5003の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施形態の場合、非晶質シリコン膜 5003 中では、後の結晶化を阻害する不純物であるC(炭素)およびN(窒素)の濃度はいずれも  $5\times10^{18}$  a t o m s / c  $m^3$ 未満(代表的には  $5\times10^{17}$  a t o m s / c  $m^3$ 以下、好ましくは  $2\times10^{17}$  a t o m s / c  $m^3$ 以下)、O(酸素)は  $1\times10^{19}$  a  $1\times10^{19}$  a  $1\times10^{17}$  a  $1\times10^{18}$  a  $1\times10^{18}$  a  $1\times10^{19}$  a  $1\times10^{17}$  a  $1\times10^{19}$  a  $1\times10^{19}$  a  $1\times10^{17}$  a  $1\times10^{19}$  a  $1\times10^{19}$  b  $1\times10^{19}$  a  $1\times10^$ 

### [0094]

上記構成を得るため、本実施形態で用いる減圧熱CVD炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、200~400℃程度に加熱した炉内に100~300sccmのC1F3(フッ化塩素)ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。

## [0095]

なお、本出願人の知見によれば炉内温度300℃とし、 $C1F_3$ ガスの流量を300sccmとした場合、約2 $\mu$ m厚の付着物(主にシリコンを主成分する)を4時間で完全に除去することができる。

#### [0096]

また、非晶質シリコン膜5003中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質シリコン膜5003の成膜は減圧熱CVD法であることが好ましい。なお、成膜条件を最適化することでプラズマCVD法を用いることも可能である。

#### [0097]

次に、非晶質シリコン膜5003の結晶化工程を行う。結晶化の手段としては 特開平7-130652号公報記載の技術を用いる。同公報の実施例1および実 施形態2のどちらの手段でも良いが、本実施形態では、同公報の実施例2に記載した技術内容(特開平8-78329号公報に詳しい)を利用するのが好ましい

[0098]

特開平8-78329号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜4004を150nmに形成する。マスク絶縁膜4004は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる(図13(B))。

[0099]

そして、非晶質シリコン膜5003の結晶化を助長する触媒元素としてニッケル(Ni)を含有した溶液(Ni酢酸塩エタノール溶液)5005をスピンコート法により塗布する。なお、触媒元素としてはニッケル以外にも、コバルト(Co)、鉄(Fe)、パラジウム(Pd)、ゲルマニウム(Ge)、白金(Pt)、銅(Cu)、金(Au)等を用いることができる(図13(B))。

[0100]

また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、後述する横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。

[0101]

触媒元素の添加工程が終了したら、次に、450℃で1時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において500~960℃(代表的には550~650℃)の温度で4~24時間の加熱処理を加えて非晶質シリコン膜5003の結晶化を行う。本実施形態では窒素雰囲気で570℃で14時間の加熱処理を行う。

[0102]

この時、非晶質シリコン膜5003の結晶化は、ニッケルを添加した領域4006で発生した核から優先的に進行し、基板5001の基板面に対してほぼ平行に成長した多結晶シリコン膜からなる結晶領域5007が形成される。この結晶

領域5007を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶 が集合しているため、全体的な結晶性に優れるという利点がある。

[0103]

なお、マスク絶縁膜5004を用いずに、Ni酢酸溶液を非晶質シリコン膜の 前面に塗布し結晶化させることもできる。

[0104]

図13(D)を参照する。次に、触媒元素のゲッタリングプロセスを行う。まず、リンイオンのドーピングを選択的に行う。マスク絶縁膜5004が形成された状態で、リンのドーピングを行う。すると、多結晶シリコン膜のマスク絶縁膜5004で覆われていない部分5008のみに、リンがドーピングされる(これらの領域をリン添加領域5008と呼ぶ)。このとき、ドーピングの加速電圧と、酸化膜で成るマスクの厚さを最適化し、リンがマスク絶縁膜5004を突き抜けないようにする。このマスク絶縁膜5004は、必ずしも酸化膜でなくてもよいが、酸化膜は活性層に直接触れても汚染の原因にならないので都合がよい。

[0105]

リンのドーズ量は、 $1 \times 10^{14}$ から $1 \times 10^{15}$ ions/cm<sup>2</sup>程度とすると良い。本実施形態では、 $5 \times 10^{14}$ ions/cm<sup>2</sup>のドーズをイオンドーピング装置を用いて行った。

[0106]

なお、イオンドープの際の加速電圧は10 keVとした。10 keVの加速電圧であれば、リンは150 nmのマスク絶縁膜をほとんど通過することができない。

[0107]

図13(E)を参照する。次に、600℃の窒素雰囲気にて1~12時間(本実施形態では12時間)熱アニールし、ニッケル元素のゲッタリングを行った。こうすることによって、図13(E)において矢印で示されるように、ニッケルがリンに吸い寄せられることになる。600℃の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数100 $\mu$ m程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も

適した元素の1つであることが理解できる。

[0108]

次に図14(A)を参照し、多結晶シリコン膜をパターニングする工程を説明する。このとき、リンの添加領域5008、すなわちニッケルがゲッタリングされた領域が残らないようにする。このようにして、ニッケル元素をほとんど含まない多結晶シリコン膜の活性層5009~5011が得られた。得られた多結晶シリコン膜の活性層5009~5011が後にTFTの活性層となる。

[0109]

図14(B)を参照する。活性層 $5009\sim5011$ を形成したら、その上にシリコンを含む絶縁膜でなるゲイト絶縁膜5012を70nmに成膜する。そして、酸化性雰囲気において、 $800\sim1100$ ℃(好ましくは $950\sim1050$ ℃)で加熱処理を行い、活性層 $5009\sim5011$ とゲイト絶縁膜5012の界面に熱酸化膜(図示せず)を形成する。

[0110]

なお、触媒元素をゲッタリングするための加熱処理(触媒元素のゲッタリングプロセス)を、この段階で行っても良い。その場合、加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による触媒元素のゲッタリング効果を利用する。なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。また、この場合ハロゲン元素を含むガスとして、代表的にはHC1、HF、NF3、HBr、C12、C1F3、BC12、F2、Br2等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることができる。この工程においては、例えばHC1を用いた場合、活性層中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。また、ハロゲン元素を用いて触媒元素のゲッタリングプロセスを行う場合、触媒元素のゲッタリングプロセスを、マスク絶縁膜5004を除去した後、活性層をパターンニングした後に行なってもよい。また、触媒元素のゲッタリングプロセスを、活性層をパターンニングした後に行なってもよ

い。また、いずれのゲッタリングプロセスを組み合わせて行なってもよい。

[0111]

次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニング によって後のゲイト電極の原型を形成する。本実施形態では2wt%のスカンジ ウムを含有したアルミニウム膜を用いる。

[0112]

また、導電性を付与するための不純物を添加した多結晶シリコン膜によってゲイト電極を形成しても良い。

[0113]

次に、特開平7-135318号公報記載の技術により多孔性陽極酸化膜50 13~5020、無孔性陽極酸化膜5021~5024およびゲイト電極502 5~5028を形成する(図14(B))。

[0114]

こうして図14(B)の状態が得られたら、次にゲイト電極5025~5028および多孔性陽極酸化膜5013~5020をマスクとしてゲイト絶縁膜5012をエッチングする。そして、多孔性陽極酸化膜5013~5020を除去し、図14(C)の状態を得る。なお、図14(C)において5029~5031で示されるのは加工後のゲイト絶縁膜である。

[0115]

図15(A)を参照する。次に、一導電性を付与する不純物元素の添加工程を 行う。不純物元素としてはNチャネル型ならばP(リン)またはAs(砒素)、 P型ならばB(ボロン)またはGa(ガリウム)を用いれば良い。

[0116]

本実施形態では、Nチャネル型およびPチャネル型のTFTを形成するための 不純物添加をそれぞれ2回の工程に分けて行う。

[0117]

最初に、Nチャネル型のTFTを形成するための不純物添加を行う。まず、1回目の不純物添加(本実施形態ではP(リン)を用いる)を高加速電圧80ke V程度で行い、n 領域を形成する。このn 領域は、Pイオン濃度が $1\times10^{18}$  a t o m s / c m  $^3$   $\sim$  1  $\times$  1 0  $^{19}$  a t o m s / c m  $^3$  となるように調節する。

[0118]

さらに、2回目の不純物添加を低加速電圧10 ke V程度で行い、 $n^+$ 領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、この $n^+$ 領域は、シート抵抗が5000以下(好ましくは3000以下)となるように調節する。

[0119]

以上の工程を経て、CMOS回路を構成するNチャネル型TFTのソース領域 およびドレイン領域5032および5033、低濃度不純物領域5036、チャ ネル形成領域5039が形成される。また、画素TFTを構成するNチャネル型 TFTのソース領域およびドレイン領域5034および5035、低濃度不純物 領域5037、チャネル形成領域5040および5014が確定する(図15(A))。

[012.0]

なお、図15(A)に示す状態ではCMOS回路を構成するPチャネル型TF Tの活性層は、Nチャネル型TFTの活性層と同じ構成となっている。

[0121]

次に、図15(B)に示すように、Nチャネル型TFTを覆ってレジストマスク5042を設け、P型を付与する不純物イオン(本実施形態ではボロンを用いる)の添加を行う。

[0122]

この工程も前述の不純物添加工程と同様に2回に分けて行うが、Nチャネル型をPチャネル型に反転させる必要があるため、前述のPイオンの添加濃度の数倍程度の濃度のB(ボロン)イオンを添加する。

[0123]

こうしてCMOS回路を構成するPチャネル型TFTのソース領域およびドレイン領域5043および5044、低濃度不純物領域5045、チャネル形成領域5046が形成される(図15(B))。

[0124]

また、導電性を付与するための不純物を添加した多結晶シリコン膜によってゲイト電極を形成した場合は、低濃度不純物の形成には公知のサイドウォール構造を用いれば良い。

[0125]

次に、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。

[0126]

図15(C)を参照する。次に、第1層間絶縁膜5047として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極5048~5052を形成する。なお、第1層間絶縁膜5047として有機性樹脂膜を用いることもできる。

[0127]

図16を参照する。次に、第2層間絶縁膜5053を窒化シリコン膜で形成する。そして次に、有機性樹脂膜からなる第3層間絶縁膜5054を0.5~3μmの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。

[0128]

次に、第3層間絶縁膜5054の一部をエッチングし、画素TFTのドレイン電極5052の上部に第2層間絶縁膜を挟んでブラックマトリクス5054を形成する。本実施形態では、ブラックマトリクス5054にはTi(チタン)が用いられた。なお、本実施形態では、画素TFTとブラックマトリクスとの間で保持容量が形成される。

[0129]

次に、第2層間絶縁膜5053および第3層間絶縁膜5054にコンタクトホールを形成し、画素電極5057を120nmの厚さに形成する。なお、本実施

形態は透過型のアクティブマトリクス液晶表示装置の例であるため、画素電極 5 0 5 7 を構成する導電膜として I T O 等の透明導電膜を用いる。

[0130]

次に、基板全体を350℃の水素雰囲気で1~2時間加熱し、素子全体の水素 化を行うことで膜中(特に活性層中)のダングリングボンド(不対結合手)を補 償する。なお、この水素化処理を、プラズマ化させることによってできた水素で 行っても良い。

[0131]

以上の工程を経て同一基板上にCMOS回路および画素マトリクス回路を有するアクティブマトリクス基板が完成する。

[0132]

次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、ア クティブマトリクス型液晶表示装置を作製する工程を説明する。

[0133]

図16(B)の状態のアクティブマトリクス基板に配向膜5058を形成する。本実施形態では、配向膜5058にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板5059、透明導電膜から成る対向電極5060、配向膜5061とで構成される。

[0134]

なお、本実施形態では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施形態では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。

[0135]

次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル 組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わ せる。その後、両基板の間に液晶5062を注入し、封止剤(図示せず)によっ て完全に封止する。本実施形態では、液晶5062にネマチック液晶を用いた。

[0136]

よって、図16(C)に示すような透過型のアクティブマトリクス型液晶表示

装置が完成する。

[0137]

なお、本実施形態で説明した非晶質シリコン膜の結晶化の方法の代わりに、レーザー光(代表的にはエキシマレーザー光)によって、非晶質シリコン膜の結晶化を行ってもよい。

[0138]

また、多結晶シリコン膜を用いる代わりに、スマートカット、SIMOX、エルトラン等のSOI構造(SOI基板)を用いて他のプロセスを行ってもよい。

[0139]

(実施形態5)

[0140]

本実施形態では、本発明の液晶表示装置の別の作製方法について説明する。ここでは、アクティブマトリクス回路とその周辺に設けられる駆動回路のTFTを同時に作製する方法について説明する。

[0141]

[島状半導体層、ゲート絶縁膜形成の工程:図17(A)]

図17(A)において、基板7001には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。

[0142]

そして、基板7001のTFTが形成される表面には、酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜からなる下地膜7002をプラズマCVD法やスパッタ法で100~400nmの厚さに形成した。例えば下地膜7002として、窒化シリコン膜7002を25~100nm、ここでは50nmの厚さに、酸化シリコン膜7003を50~300nm、ここでは150nmの厚さとした2層構造で形成すると良い。下地膜7002は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。

[0143]

次に下地膜7002の上に20~100nmの厚さの、非晶質シリコン膜を公知の成膜法で形成した。非晶質シリコン膜は含有水素量にもよるが、好ましくは400~550℃で数時間加熱して脱水素処理を行い、含有水素量を5atom%以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるTFTの特性バラツキを低減させることができる。

## [0144]

非晶質シリコン膜から結晶質シリコン膜を形成する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。また、シリコンの結晶化を助長する触媒元素を用いて熱結晶化の方法で結晶質シリコン膜を作製しても良い。その他に、微結晶シリコン膜を用いても良いし、結晶質シリコン膜を直接堆積成膜しても良い。さらに、単結晶シリコンを基板上に貼りあわせるSOI(Silicon On Insulators)の公知技術を使用して結晶質シリコン膜を形成しても良い。

### [0145]

こうして形成された結晶質シリコン膜の不要な部分をエッチング除去して、島 状半導体層  $7004 \sim 7006$  を形成した。結晶質シリコン膜のn チャネル型T FTが作製される領域には、しきい値電圧を制御するため、あらかじめ  $1 \times 10$   $15 \sim 5 \times 10^{17}$  c  $m^{-3}$ 程度の濃度でボロン(B)を添加しておいても良い。

#### [0146]

次に、島状半導体層  $7004 \sim 7006$  を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜 7007 を形成した。ゲート絶縁膜 7007 は、 $10 \sim 200$  n m、好ましくは  $50 \sim 150$  n mの厚さに形成すれば良い。例えば、プラズマCVD法で $N_2$ OとSi $H_4$ を原料とした窒化酸化シリコン膜を 75 n m形成し、その後、酸素雰囲気中または酸素と塩酸の混合雰囲気中、80  $0 \sim 1000$  で熱酸化して 115 n mのゲート絶縁膜としても良い。(図17

(A))

[0147]

[n 領域の形成:図17(B)]

島状半導体層7004、7006及び配線を形成する領域の全面と、島状半導体層7005の一部(チャネル形成領域となる領域を含む)にレジストマスク7008~7011を形成し、n型を付与する不純物元素を添加して低濃度不純物領域7012を形成した。この低濃度不純物領域7012は、後にCMOS回路のnチャネル型TFTに、ゲート絶縁膜を介してゲート電極と重なるLDD領域(本明細書中ではLov領域という。なお、ovとはoverlapの意味である。)を形成するための不純物領域である。なお、ここで形成された低濃度不純物領域に含まれるn型を付与する不純物元素の濃度を(n つ で表すこととする。従って、本明細書中では低濃度不純物領域7012をn 領域と言い換えることができる

[0148]

ここではフォスフィン( $PH_3$ )を質量分離しないでプラズマ励起したイオンドープ法でリンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート絶縁膜7007を通してその下の半導体層にリンを添加した。添加するリン濃度は、 $5\times10^{17}\sim5\times10^{18}$ atoms/cm $^3$ の範囲にするのが好ましく、ここでは $1\times10^{18}$ atoms/cm $^3$ とした。

[0149]

その後、レジストマスク7008~7011を除去し、窒素雰囲気中で400~900℃、好ましくは550~800℃で1~12時間の熱処理を行ない、この工程で添加されたリンを活性化する工程を行なった。

[0150]

[ゲート電極用および配線用導電膜の形成:図17(C)]

第1の導電膜7013を、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素またはいずれかを主成分とする導電性材料で、10~100nmの厚さに形成した。第1の導電膜7013としては、例えば窒化タンタル(TaN)や窒化タングステン(WN)を用いることが

望ましい。さらに、第1の導電膜7013上に第2の導電膜7014をTa、Ti、Mo、Wから選ばれた元素またはいずれかを主成分とする導電性材料で、100~400nmの厚さに形成した。例えば、Taを200nmの厚さに形成すれば良い。また、図示しないが、第1の導電膜7013の下に導電膜7013、7014 (特に導電膜7014)の酸化防止のためにシリコン膜を2~20nm程度の厚さで形成しておくことは有効である。

[0151]

[p-chゲート電極、配線電極の形成とp<sup>+</sup>領域の形成:図18(A)] レジストマスク7015~7018を形成し、第1の導電膜と第2の導電膜(以下、積層膜として取り扱う)をエッチングして、pチャネル型TFTのゲート電極7019、ゲート配線7020、7021を形成した。なお、nチャネル型TFTとなる領域の上には全面を覆うように導電膜7022、7023を残した

[0152]

そして、レジストマスク7015~7018をそのまま残してマスクとし、p チャネル型TFTが形成される半導体層7004の一部に、p 型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン( $B_2H_6$ )を用いてイオンドープ法(勿論、イオンインプランテーション法でも良い)で添加した。ここでは $5\times10^{20}\sim3\times10^{21}$ atoms/cm $^3$ の濃度にボロンを添加した。なお、ここで形成された不純物領域に含まれるp型を付与する不純物元素の濃度を( $p^{++}$ )で表すこととする。従って、本明細書中では不純物領域7024、7025を $p^{++}$ 領域と言い換えることができる。

[0153]

なお、この工程において、レジストマスグ7015~7018を使用してゲート絶縁膜7007をエッチング除去して、島状半導体層7004の一部を露出させた後、p型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

[0154]

[n-chゲート電極の形成:図18(B)]

次に、レジストマスク7015~7018は除去した後、レジストマスク7026~7029を形成し、nチャネル型TFTのゲート電極7030、<math>7031を形成した。このときゲート電極7030はn 領域7012とゲート絶縁膜を介して重なるように形成した。

[0155]

[n+領域の形成:図18(C)]

次に、レジストマスク7026~7029を除去し、レジストマスク7032~7034を形成した。そして、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行なった。レジストマスク7034はnチャネル型TFTのゲート電極7031を覆う形で形成した。これは、後の工程において画素マトリクス回路のnチャネル型TFTに、ゲート電極と重ならないようにLDD領域を形成するためである。

[0156]

そして、n型を付与する不純物元素を添加して不純物領域 $7035\sim7039$ を形成した。ここでも、フォスフィン ( $PH_3$ )を用いたイオンドープ法 (勿論、イオンインプランテーション法でも良い)で行い、この領域のリンの濃度は $1\times10^{20}\sim1\times10^{21}$ atoms/cm $^3$ とした。なお、ここで形成された不純物領域 $7037\sim7039$ に含まれるn型を付与する不純物元素の濃度を ( $n^+$ )で表すこととする。従って、本明細書中では不純物領域 $7037\sim7039$ を $n^+$ 領域と言い換えることができる。また、不純物領域7035、7036は既に $n^-$ 領域が形成されていたので、厳密には不純物領域 $7037\sim7039$ よりも若干高い濃度でリンを含む。

[0157]

なお、この工程において、レジストマスク7032~7034およびゲート電極7030をマスクとしてゲート絶縁膜7007をエッチングし、島状半導体膜7005、7006の一部を露出させた後、n型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

[0158]

[n 一領域の形成:図19(A)]

次に、レジストマスク7032~7034を除去し、画素マトリクス回路の n チャネル型TFTとなる島状半導体層7006に n 型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域7040~7043には前記 n 一領域と同程度かそれより少ない濃度(具体的には $5 \times 10^{16} \sim 1 \times 10^{18}$  a toms/cm³)のリンが添加されるようにした。なお、ここで形成された不純物領域7040~7043に含まれる n 型を付与する不純物元素の濃度を(n 一)で表すこととする。従って、本明細書中では不純物領域7040~7043をn 一領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域7067を除いて全ての不純物領域にn の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。

[0159]

〔熱活性化の工程:図19(B)〕

次に、後に第1の層間絶縁膜の一部となる保護絶縁膜7044を形成した。保護絶縁膜7044は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100~400 nmとすれば良い。

[0160]

その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において $300\sim650$ ℃、好ましくは $400\sim550$ ℃、ここでは450℃、2時間の熱処理を行った。

[0161]

さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12 時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的 に励起された水素により半導体層のダングリングボンドを終端する工程である。 水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

[0162]

〔層間絶縁膜、ソース/ドレイン電極、遮光膜、画素電極、保持容量の形成: 図19 (C)〕

活性化工程を終えたら、保護絶縁膜7044の上に0.5~1.5 μ m 厚の層間絶縁膜7045を形成した。前記保護絶縁膜7044と層間絶縁膜7045とでなる積層膜を第1の層間絶縁膜とした。

[0163]

その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース電極7046~7048と、ドレイン電極7049、7050を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。

[0164]

次に、パッシベーション膜7051として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で50~500nm(代表的には200~300nm)の厚さで形成した。その後、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン電極を接続するためのコンタクトホールを形成する位置において、パッシベーション膜7051に開口部を形成しておいても良い。

[0165]

その後、有機樹脂からなる第2の層間絶縁膜7052を約1μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機

樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。

[0166]

次に、画素マトリクス回路となる領域において、第2の層間絶縁膜7052上に遮光膜7053を形成した。遮光膜7053はアルミニウム(A1)、チタン(Ti)、タンタル(Ta)から選ばれた元素またはいずれかを主成分とする膜で100~300nmの厚さに形成した。そして、遮光膜7054の表面に陽極酸化法またはプラズマ酸化法により30~150nm(好ましくは50~75nm)の厚さの酸化膜7054を形成した。ここでは遮光膜7053としてアルミニウム膜またはアルミニウムを主成分とする膜を用い、酸化膜7054として酸化アルミニウム膜(アルミナ膜)を用いた。

[0167]

なお、ここでは遮光膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は30~150nm(好ましくは50~75nm)とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、DLC (Diamond like carbon) 膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

[0168]

次に、第2の層間絶縁膜7052にドレイン電極7050に達するコンタクトホールを形成し、画素電極7055を形成した。なお、画素電極7056、7057はそれぞれ隣接する別の画素の画素電極である。画素電極7055~7057は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成した。

[0169]

また、この時、画素電極7055と遮光膜7053とが酸化膜7054を介して重なった領域7058が保持容量を形成した。

## [0170]

こうして同一基板上に、ドライバー回路となるCMOS回路と画素マトリクス回路とを有したアクティブマトリクス基板が完成した。なお、ドライバー回路となるCMOS回路にはnチャネル型TFT7081、pチャネル型TFT7082が形成され、画素マトリクス回路にはnチャネル型TFTでなる画素TFT7083が形成された。

### [0171]

CMOS回路のpチャネル型TFT7081には、チャネル形成領域7061、ソース領域7062、ドレイン領域7063がそれぞれp+領域で形成された。また、nチャネル型TFT7082には、チャネル形成領域7064、ソース領域7065、ドレイン領域7066、ゲート絶縁膜を介してゲート電極と重なったLDD領域(以下、Lov領域という。なお、ovとはoverlapの意である。)7067が形成された。この時、ソース領域7065、ドレイン領域7066はそれぞれ(n-+n+)領域で形成され、Lov領域7067はn-領域で形成された。

#### [0172]

また、画素TFT7083には、チャネル形成領域7068、7069、ソース領域7070、ドレイン領域7071、ゲート絶縁膜を介してゲート電極と重ならないLDD領域(以下、Loff領域という。なお、offとはoffsetの意である。)7072~7075、Loff領域7073、7074に接したn<sup>+</sup>領域7076が形成された。この時、ソース領域7070、ドレイン領域7071はそれぞれn<sup>+</sup>領域で形成され、Loff領域7072~7075はn<sup>--</sup>領域で形成された。

#### [0173]

ここではは、画素マトリクス回路およびドライバー回路が要求する回路仕様に応じて各回路を形成するTFTの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができた。具体的には、nチャネル型TFTは回路仕様に応じてLDD領域の配置を異ならせ、Lov領域またはLoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したTFT構造と低オフ電流動作を重視したTFT構造とを実現した。

[0174]

例えば、アクティブマトリクス型液晶表示装置の場合、 n チャネル型TFT7082は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などのロジック回路に適している。また、 n チャネル型TFT7083は低オフ電流動作を重視した画素マトリクス回路、サンプリング回路(サンプルホールド回路)に適している。

[0175]

また、チャネル長3~7 $\mu$ mに対してLov領域の長さ(幅)は0.5~3.0 $\mu$ m、代表的には1.0~1.5 $\mu$ mとすれば良い。また、画素TFT7083に設けられるLoff領域7072~7075の長さ(幅)は0.5~3.5 $\mu$ m、代表的には2.0~2.5 $\mu$ mとすれば良い。

[0176]

(実施形態6)

[0177]

本実施形態では、本発明の液晶表示装置の別の作製方法について説明する。ここでは、アクティブマトリクス回路とその周辺に設けられる駆動回路のTFTを同時に作製する方法について説明する。

[0178]

[島状半導体層、ゲート絶縁膜形成の工程:図20(A)]

図20(A)において、基板6001には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。

[0179]

そして、基板6001のTFTが形成される表面には、酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜からなる下地膜6002をプラズマCV D法やスパッタ法で100~400nmの厚さに形成した。例えば下地膜6002として、窒化シリコン膜6002を25~100nm、ここでは50nmの厚さに、酸化シリコン膜6003を50~300nm、ここでは150nmの厚さとした2層構造で形成すると良い。下地膜6002は基板からの不純物汚染を防

ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくて も良い。

[0180]

次に下地膜6002の上に20~100nmの厚さの、非晶質シリコン膜を公知の成膜法で形成した。非晶質シリコン膜は含有水素量にもよるが、好ましくは400~550℃で数時間加熱して脱水素処理を行い、含有水素量を5atom%以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるTFTの特性バラツキを低減させることができる。

[0181]

非晶質シリコン膜から結晶質シリコン膜を形成する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。また、シリコンの結晶化を助長する触媒元素を用いて熱結晶化の方法で結晶質シリコン膜を作製しても良い。その他に、微結晶シリコン膜を用いても良いし、結晶質シリコン膜を直接堆積成膜しても良い。さらに、単結晶シリコンを基板上に貼りあわせるSOI(Silicon On Insulators)の公知技術を使用して結晶質シリコン膜を形成しても良い。

[0182]

こうして形成された結晶質シリコン膜の不要な部分をエッチング除去して、島 状半導体層  $6004\sim6006$  を形成した。結晶質シリコン膜のn チャネル型T F T が作製される領域には、しきい値電圧を制御するため、あらかじめ  $1\times10$   $15\sim5\times10^{17}\,\mathrm{cm}^{-3}$ 程度の濃度でボロン(B)を添加しておいても良い。

[0183]

次に、島状半導体層6004~6006を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜6007を形成した。ゲート絶縁膜6007は、10~200nm、好ましくは50~150nmの厚さに形成すれば良い。

例えば、プラズマCVD法で $N_2O$ と $SiH_4$ を原料とした窒化酸化シリコン膜を75nm形成し、その後、酸素雰囲気中または酸素と塩酸の混合雰囲気中、80O0~1000で熱酸化して115nmのゲート絶縁膜としても良い。(図 20(A))

[0184]

[n f 領域の形成:図20(B)]

島状半導体層6004、6006及び配線を形成する領域の全面と、島状半導体層6005の一部(チャネル形成領域となる領域を含む)にレジストマスク6008~6011を形成し、n型を付与する不純物元素を添加して低濃度不純物領域6012、6013を形成した。この低濃度不純物領域6012、6013は、後にCMOS回路のnチャネル型TFTに、ゲート絶縁膜を介してゲート電極と重なるLDD領域(本明細書中ではLov領域という。なお、ovとはoverlapの意味である。)を形成するための不純物領域である。なお、ここで形成された低濃度不純物領域に含まれるn型を付与する不純物元素の濃度を(n<sup>-</sup>)で表すこととする。従って、本明細書中では低濃度不純物領域6012、6013をn一領域と言い換えることができる。

[0185]

ここではフォスフィン( $PH_3$ )を質量分離しないでプラズマ励起したイオンドープ法でリンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート絶縁膜 6007 を通してその下の半導体層にリンを添加した。添加するリン濃度は、 $5\times10^{17}\sim5\times10^{18}$ atoms/cm $^3$ の範囲にするのが好ましく、ここでは  $1\times10^{18}$ atoms/cm $^3$ とした。

[0186]

その後、レジストマスク6008~6011を除去し、窒素雰囲気中で400~900℃、好ましくは550~800℃で1~12時間の熱処理を行ない、この工程で添加されたリンを活性化する工程を行なった。

[0187]

〔ゲート電極用および配線用導電膜の形成:図20(C)〕

第1の導電膜6014を、タンタル (Ta)、チタン (Ti)、モリブデン (

Mo)、タングステン(W)から選ばれた元素またはいずれかを主成分とする導電性材料で、10~100nmの厚さに形成した。第1の導電膜6014としては、例えば窒化タンタル(TaN)や窒化タングステン(WN)を用いることが望ましい。さらに、第1の導電膜6014上に第2の導電膜6015をTa、Ti、Mo、Wから選ばれた元素またはいずれかを主成分とする導電性材料で、100~400nmの厚さに形成した。例えば、Taを200nmの厚さに形成すれば良い。また、図示しないが、第1の導電膜6014の下に導電膜6014、6015(特に導電膜6015)の酸化防止のためにシリコン膜を2~20nm程度の厚さで形成しておくことは有効である。

[0188]

[p-chゲート電極、配線電極の形成とp<sup>+</sup>領域の形成:図21(A)] レジストマスク6016~6019を形成し、第1の導電膜と第2の導電膜(以下、積層膜として取り扱う)をエッチングして、pチャネル型TFTのゲート電極6020、ゲート配線6021、6022を形成した。なお、nチャネル型TFTとなる領域の上には全面を覆うように導電膜6023、6024を残した

[0189]

そして、レジストマスク6016~6019をそのまま残してマスクとし、p チャネル型TFTが形成される半導体層6004の一部に、p 型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン ( $B_2H_6$ ) を用いてイオンドープ法 (勿論、イオンインプランテーション法でも良い)で添加した。ここでは $5\times10^{20}$ ~ $3\times10^{21}$ atoms/cm $^3$ の濃度にボロンを添加した。なお、ここで形成された不純物領域に含まれるp型を付与する不純物元素の濃度を ( $p^{++}$ )で表すこととする。従って、本明細書中では不純物領域6025、6026を $p^{++}$ 領域と言い換えることができる。

[0190]

なお、この工程において、レジストマスク6016~6019を使用してゲート絶縁膜6007をエッチング除去して、島状半導体層6004の一部を露出させた後、p型を付与する不純物元素を添加する工程を行っても良い。その場合、

加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スルー プットも向上する。

[0191]

[n-chゲート電極の形成:図21 (B)]

次に、レジストマスク6016~6019は除去した後、レジストマスク6027~6030を形成し、n チャネル型TFTのゲート電極6031、6032を形成した。このときゲート電極6031はn 領域6012、6013とゲート絶縁膜を介して重なるように形成した。

[0192]

[n<sup>+</sup>領域の形成:図21 (C)]

次に、レジストマスク6027~6030を除去し、レジストマスク6033~6035を形成した。そして、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行なった。レジストマスク6035はnチャネル型TFTのゲート電極6032を覆う形で形成した。これは、後の工程において画素マトリクス回路のnチャネル型TFTに、ゲート電極と重ならないようにLDD領域を形成するためである。

[0193]

そして、n型を付与する不純物元素を添加して不純物領域  $6036\sim6040$  を形成した。ここでも、フォスフィン ( $PH_3$ ) を用いたイオンドープ法 (勿論、イオンインプランテーション法でも良い) で行い、この領域のリンの濃度は  $1\times10^{20}\sim1\times10^{21}$  atoms/cm³とした。なお、ここで形成された不純物領域  $6038\sim6040$  に含まれる n型を付与する不純物元素の濃度を ( $n^+$ ) で表すこととする。従って、本明細書中では不純物領域  $6038\sim6040$  を  $n^+$  領域と言い換えることができる。また、不純物領域 6036、6037 は既に  $n^-$  領域が形成されていたので、厳密には不純物領域  $6038\sim6040$  よりも若干高い濃度でリンを含む。

[0194]

なお、この工程において、レジストマスク6033~6035およびゲート電極6031をマスクとしてゲート絶縁膜6007をエッチングし、島状半導体膜

6005、6006の一部を露出させた後、n型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

[0195]

[n<sup>--</sup>領域の形成:図22(A)]

次に、レジストマスク6033~6035を除去し、画素マトリクス回路の n チャネル型TFTとなる島状半導体層6006に n 型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域6041~6044には前記 n <sup>-</sup> 領域と同程度かそれより少ない濃度(具体的には5×10<sup>16</sup>~1×10<sup>18</sup> a toms/cm<sup>3</sup>)のリンが添加されるようにした。なお、ここで形成された不純物領域6041~6044に含まれる n 型を付与する不純物元素の濃度を(n <sup>--</sup>)で表すこととする。従って、本明細書中では不純物領域6041~6044を n <sup>--</sup> 領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域6068を除いて全ての不純物領域に n <sup>?</sup> の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。

[0196]

〔熱活性化の工程:図22(B)〕

次に、後に第1の層間絶縁膜の一部となる保護絶縁膜6045を形成した。保護絶縁膜6045は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100~400nmとすれば良い。

[0197]

その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において $300\sim650$  $^{\circ}$ 、好ましくは $400\sim550$  $^{\circ}$ 、ここでは450 $^{\circ}$ 、2時間の熱処理を行った。

[0198]

さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

[0199]

[層間絶縁膜、ソース/ドレイン電極、遮光膜、画素電極、保持容量の形成: 図22(C)]

活性化工程を終えたら、保護絶縁膜6045の上に0.5~1.5μm厚の層間絶縁膜6046を形成した。前記保護絶縁膜6045と層間絶縁膜6046とでなる積層膜を第1の層間絶縁膜とした。

[0200]

その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース電極6047~6049と、ドレイン電極6050、6051を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。

[0201]

次に、パッシベーション膜6052として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で50~500nm(代表的には200~300nm)の厚さで形成した。その後、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン電極を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6052に開口部を形成しておいても良い。

[0202]

その後、有機樹脂からなる第2の層間絶縁膜6053を約1μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミ

ド、BCB(ベンゾシクロブテン)等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。

[0203]

次に、画素マトリクス回路となる領域において、第2の層間絶縁膜6053上に遮光膜6054を形成した。遮光膜6054はアルミニウム(A1)、チタン(Ti)、タンタル(Ta)から選ばれた元素またはいずれかを主成分とする膜で100~300nmの厚さに形成した。そして、遮光膜6055の表面に陽極酸化法またはプラズマ酸化法により30~150nm(好ましくは50~75nm)の厚さの酸化膜6055を形成した。ここでは遮光膜6055としてアルミニウム膜またはアルミニウムを主成分とする膜を用い、酸化膜6055として酸化アルミニウム膜(アルミナ膜)を用いた。

[0204]

なお、ここでは遮光膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は30~150nm(好ましくは50~75nm)とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、DLC (Diamond like carbon) 膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

[0205]

次に、第2の層間絶縁膜6055にドレイン電極6051に達するコンタクトホールを形成し、画素電極6056を形成した。なお、画素電極6057、6058はそれぞれ隣接する別の画素の画素電極である。画素電極6056~6058は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成した。

[0206]

また、この時、画素電極6056と遮光膜6054とが酸化膜6055を介して重なった領域6059が保持容量を形成した。

[0207]

こうして同一基板上に、ドライバー回路となるCMOS回路と画素マトリクス回路とを有したアクティブマトリクス基板が完成した。なお、ドライバー回路となるCMOS回路にはnチャネル型TFT6081、pチャネル型TFT6082が形成され、画素マトリクス回路にはnチャネル型TFTでなる画素TFT6083が形成された。

[0208]

CMOS回路のpチャネル型TFT6081には、チャネル形成領域6062、ソース領域6063、ドレイン領域6064がそれぞれp+領域で形成された。また、nチャネル型TFT6082には、チャネル形成領域6065、ソース領域6066、ドレイン領域6067、ゲート絶縁膜を介してゲート電極と重なったLDD領域(以下、Lov領域という。なお、ovとはoverlapの意である。)6068が形成された。この時、ソース領域6066、ドレイン領域6067はそれぞれ(n-+n+)領域で形成され、Lov領域6068はn-領域で形成された。

[0209]

また、画素TFT6084には、チャネル形成領域6069、6070、ソース領域6071、ドレイン領域6072、ゲート絶縁膜を介してゲート電極と重ならないLDD領域(以下、Loff領域という。なお、offとはoffsetの意である。)6073~6076、Loff領域6074、6075に接した $n^+$ 領域6077が形成された。この時、ソース領域6071、ドレイン領域6072はそれぞれ $n^+$ 領域で形成され、Loff領域6073~6076は $n^-$ 一領域で形成された。

[0210]

ここでは、画素マトリクス回路およびドライバー回路が要求する回路仕様に応じて各回路を形成するTFTの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができた。具体的には、nチャネル型TFTは回路仕様に

応じてLDD領域の配置を異ならせ、Lov領域またはLoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したTFT構造と低オフ電流動作を重視したTFT構造とを実現した。

[0211]

例えば、アクティブマトリクス型液晶表示装置の場合、nチャネル型TFT6082は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などのロジック回路に適している。また、nチャネル型TFT6083は低オフ電流動作を重視した画素マトリクス回路、サンプリング回路(サンプルホールド回路)に適している。

[0212]

また、チャネル長  $3\sim7~\mu$  mに対して Lov領域の長さ(幅)は  $0.5\sim3.0~\mu$  m、代表的には  $1.0\sim1.5~\mu$  mとすれば良い。また、画素 TFT 6083 に設けられる Loff 領域  $6073\sim6076$  の長さ(幅)は  $0.5\sim3.5~\mu$  m、代表的には  $2.0\sim2.5~\mu$  mとすれば良い。

[0213]

(実施形態7)

[0214]

上記実施形態4~6によって作製された液晶表示装置には、TN液晶以外にも様々な液晶材料を用いることが可能である。例えば、1998, SID, "Characterist ics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.、または米国特許第5594569 号に開示された液晶材料を用いることが可能である。

[0215]

特に、無しきい値反強誘電性液晶材料や、強誘電性液晶材料と反強誘電性液晶 材料との混合液晶材料である無しきい値反強誘電性混合液晶の中には、その駆動 電圧が±2.5 V程度のものも見出されている。このような低電圧駆動の無しき い値反強誘電性混合液晶を用いた場合には、画像信号のサンプリング回路の電源 電圧を5V~8V程度に抑えることが可能となり、比較的LDD領域(低濃度不 純物領域)の幅が小さなTFT(例えば、0nm~500nmまたは0nm~2 00nm)を用いる場合においても有効である。

[0216]

ここで、無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示すグラフを図に示す。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の偏光軸に対してほぼ直角(クロスニコル)に設定されている。このように、無しきい値反強誘電性混合液晶を用いると、図のような印加電圧一透過率特性を示す階調表示を行うことが可能であることがわかる。

[0217]

また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶表示装置の駆動方法を、線順次駆動とすることにより、画素への階調電圧の書き込み期間(ピクセルフィードピリオド)を長くし、保持容量が小くてもそれを補うこともできる。

[0218]

なお、無しきい値反強誘電性液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。

[0219]

(実施形態8)

[0220]

上述の実施形態 1 ~ 3 で説明した本発明の液晶表示装置は、図 2 4 に示すような 3 板式のプロジェクタに用いることができる。

[0221]

図24において、2401は白色光源、2402~2405はダイクロイックミラー、2406ならびに2407は全反射ミラー、2408~2410は本発明の液晶表示装置、および2411は投影レンズである。

[0222]

(実施形態9)

[0223]

また、上述の実施形態 1 ~ 3 で説明した本発明の液晶表示装置は、図 2 5 に示すような 3 板式のプロジェクタに用いることもできる。

[0224]

図25において、2501は白色光源、2502ならびに2503はダイクロイックミラー、2504~2506は全反射ミラー、2507~2509は本発明の液晶表示装置、および2510はダイクロイックプリズム、および2511は投影レンズである。

[0225]

(実施形態10)

[0226]

また、上述の実施形態 1 ~ 3 で説明した本発明の液晶表示装置は、図 2 6 に示すような単板式のプロジェクタに用いることもできる。

[0227]

図25において、2501はランプとリフレクターとから成る白色光源である。2502、2503、および2504は、ダイクロイックミラーであり、それぞれ青、赤、緑の波長領域の光を選択的に反射する。2505はマイクロレンズアレイであり、複数のマイクロレンズによって構成されている。2506は本発明の液晶表示装置である。2507は集光レンズ、2508は投射レンズ、2509はスクリーンである。

[0228]

(実施形態11)

[0229]

上記実施形態8~10のプロジェクターは、その投影方法によってリアプロジ

ェクターとフロントプロジェクターとがある。

[0230]

図27(A)はフロント型プロジェクターであり、本体10001、本発明の 液晶表示装置10002、光源10003、光学系10004、スクリーン10005で構成されている。なお、図27(A)には、液晶表示装置を1つ組み込んだフロントプロジェクターが示されているが、液晶表示装置を3個(R、G、Bの光にそれぞれ対応させる)組み込んことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。

[0231]

図27(B)はリア型プロジェクターであり、10006は本体、10007は液晶表示装置であり、10008は光源であり、10009はリフレクター、10010はスクリーンである。なお、図27(B)には、アクティブマトリクス型半導体表示装置を3個(R、G、Bの光にそれぞれ対応させる)組み込んだリア型プロジェクタが示されている。

[0232]

(実施形態12)

[0233]

本実施形態では、本発明の液晶表示装置をゴーグル型ディスプレイに用いた例 を示す。

[0234]

図28を参照する。2801はゴーグル型ディスプレイ本体である。2802 - Rならびに2802-Lは本発明の液晶表示装置であり、2803-Rならびに2803-LはLEDバックライトであり、2804-Rならびに2804-Lは光学素子である。

[0235]

(実施形態13)

[0236]

本実施形態においては、本発明の液晶表示装置のバックライトにLEDを用いて、フィールドシーケンシャル駆動を行うものである。

[0237]

図29に示すフィールドシーケンシャル駆動方法のタイミングチャートには、 画像信号書き込みの開始信号(Vsync信号)、赤(R)、緑(G)ならびに青(B)のLEDの点灯タイミング信号(R、GならびにB)、およびビデオ信号(VIDEO)が示されている。Tfはフレーム期間である。また、TR、TG、TBは、それぞれ赤(R)、緑(G)、青(B)のLED点灯期間である。

[0238]

液晶表示装置に供給される画像信号、例えばR1は、外部から入力される赤に対応する元のビデオデータが時間軸方向に1/3に圧縮された信号である。また、液晶パネルに供給される画像信号、例えばG1は、外部から入力される緑に対応する元のビデオデータが時間軸方向に1/3に圧縮された信号である。また、液晶パネルに供給される画像信号、例えばB1は、外部から入力される青に対応する元のビデオデータが時間軸方向に1/3に圧縮された信号である。

[0239]

フィールドシーケンシャル駆動方法においては、LED点灯期間TR期間、TG期間およびTB期間に、それぞれR、G、BのLEDが順に点灯する。赤のLEDの点灯期間(TR)には、赤に対応したビデオ信号(R1)が液晶パネルに供給され、液晶パネルに赤の画像1画面分が書き込まれる。また、緑のLEDの点灯期間(TG)には、緑に対応したビデオデータ(G1)が液晶パネルに供給され、液晶パネルに緑の画像1画面分が書き込まれる。また、青のLEDの点灯期間(TB)には、青に対応したビデオデータ(B1)が液晶表示装置に供給され、液晶表示装置に青の画像1画面分が書き込まれる。これらの3回の画像の書き込みにより、1フレームが形成される。

[0240]

(実施形態14)

[0241]

本実施形態においては、本発明の液晶表示装置をノートブック型パーソナルコンピュータに用いた例を図30に示す。

[0242]

3001はノートブック型パーソナルコンピュータ本体であり、3002は本発明の液晶表示装置である。また、バックライトにはLEDが用いられている。なお、バックライトに従来のように陰極管を用いても良い。

[0243]

(実施形態15)

[0244]

本発明の液晶表示装置には他に様々な用途がある。本実施形態では、本発明の液晶表示装置を組み込んだ半導体装置について説明する。

[0245]

このような半導体装置には、ビデオカメラ、スチルカメラ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話など)などが挙げられる。それらの一例を図31に示す。

[0246]

図31(A)は携帯電話であり、本体11001、音声出力部11002、音声入力部11003、本発明の液晶表示装置11004、操作スイッチ11005、アンテナ11006で構成される。

[0247]

図31(B)はビデオカメラであり、本体12007、本発明の液晶表示装置12008、音声入力部12009、操作スイッチ12010、バッテリー12011、受像部12012で構成される。

[0248]

図31(C)はモバイルコンピュータであり、本体13013、カメラ部13014、受像部13015、操作スイッチ13016、本発明の液晶表示装置13017で構成される。

[0249]

図31(D)は携帯書籍(電子書籍)であり、本体14001、本発明の液晶表示装置14002、14003、記憶媒体14004、操作スイッチ14005、アンテナ14006で構成される。

[0250]

### 【発明の効果】

[0251]

本発明の液晶表示装置によると、D/A変換回路の能力以上の多階調表示をおこなうことができる。よって、小型の液晶表示装置を実現することが可能となる

#### 【図面の簡単な説明】

- 【図1】 本発明の液晶表示装置の概略構成図である。
- 【図2】 本発明の液晶表示装置の概略構成図である。
- 【図3】 本発明のある実施形態の液晶表示装置の概略構成図である。
- 【図4】 本発明のある実施形態の液晶表示装置のアクティブマトリクス回路、ソースドライバおよびゲートドライバの回路構成図である。
- 【図5】 本発明のある実施形態の液晶表示装置の階調表示レベルを示す図である。
- 【図6】 本発明のある実施形態の液晶表示装置の駆動タイミングチャートを示す図である。
- 【図7】 本発明のある実施形態の液晶表示装置の駆動タイミングチャートを示す図である。
  - 【図8】 本発明のある実施形態の液晶表示装置の概略構成図である。
  - 【図9】 本発明のある実施形態の液晶表示装置の概略構成図である。
  - 【図10】 本発明のある実施形態の液晶表示装置の概略構成図である。
- 【図11】 本発明のある実施形態の液晶表示装置のアクティブマトリクス 回路、ソースドライバおよびゲートドライバの回路構成図である。
- 【図12】 本発明のある実施形態の液晶表示装置の駆動タイミングチャートを示す図である。
  - 【図13】 本発明の液晶表示装置の作製工程例を示す図である。
  - 【図14】 本発明の液晶表示装置の作製工程例を示す図である。
  - 【図15】 本発明の液晶表示装置の作製工程例を示す図である。
  - 【図16】 本発明の液晶表示装置の作製工程例を示す図である。
  - 【図17】 本発明の液晶表示装置の作製工程例を示す図である。

#### 特平11-045776

- 【図18】 本発明の液晶表示装置の作製工程例を示す図である。
- 【図19】 本発明の液晶表示装置の作製工程例を示す図である。
- 【図20】 本発明の液晶表示装置の作製工程例を示す図である。
- 【図21】 本発明の液晶表示装置の作製工程例を示す図である。
- 【図22】 本発明の液晶表示装置の作製工程例を示す図である。
- 【図23】 無しきい値反強誘電性混合液晶の印加電圧-透過率特性を示す グラフである。
- 【図24】 本発明の液晶表示装置を用いた3板式プロジェクタの概略構成図である。
- 【図25】 本発明の液晶表示装置を用いた3板式プロジェクタの概略構成図である。
- 【図26】 本発明の液晶表示装置を用いた単板式プロジェクタの概略構成図である。
- 【図27】 本発明の液晶表示装置を用いたフロントプロジェクタおよびリアプロジェクタの概略構成図である。
- 【図28】 本発明の液晶表示装置を用いたゴーグル型ディスプレイの概略 構成図である。
  - 【図29】 フィールドシーケンシャル駆動のタイミングチャートである。
- 【図30】 本発明の液晶表示装置を用いたノートブック型パーソナルコンピュータの概略構成図である。
  - 【図31】 本発明の液晶表示装置を用いた電子機器の例である。


#### 【符号の説明】

- 101 液晶表示装置
- 101-1 ソースドライバ
- 101-2 ゲートドライバ
- 101-3 ゲートドライバ
- 101-4 アクティブマトリクス回路
- 102 デジタルビデオデータ時間階調処理回路


【書類名】

図面


# 【図1】




【図2】




【図3】




【図4】




## 【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




# 【図13】




【図14】







5013~5020: 多孔性陽極酸化膜 5021~5024: 無孔性陽極酸化膜



#### 【図15】




5037, 5038, 5039: 低濃度不純物領域




5046: 低濃度不純物領域 (B)


5047: チャネル形成領域




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




# 【図25】




【図26】




【図2.7】







【図28】




【図29】





[図30]



#### 【図31】







【書類名】 要約書

【要約】

【課題】 D/A変換回路の構成を複雑にすることなく、多階調表示を可能とする液晶表示装置を提供すること。

【解決手段】 外部から入力されるmビットデジタルビデオデータのうち、上位 nビットを電圧階調の情報として、かつ下位(m-n)ビットを時間階調の情報 として用いる。

【選択図】 図1

### 出願人履歴情報

識別番号

[000153878]

1. 変更年月日 1990年 8月17日

[変更理由] 新規登録

住 所 神奈川県厚木市長谷398番地 氏 名 株式会社半導体エネルギー研究所